在2019年，人工智能将逐渐从弱人工智能过渡到下一阶段，这一切与强大的芯片密不可分。现有的深度神经网络需要更短的时间和更低的功耗来完成计算，这对深度学习计算芯片提出了更高的要求。一般来说，深度神经网络对计算芯片的需求主要有以下两个方面：一是计算芯片与存储之间海量数据通信的需求。这里有两个级别，一个级别是高速缓存（Cache）和片上存储（Memory）。较大的另一个原因是计算单元和存储之间的数据交换带宽应该较大。第二个方面是专用计算功能的改进，可以解决卷积，残留网络和完全连接之类的计算类型的大量计算需求，并在提高计算速度的同时降低功耗。总的来说，人工智能计算芯片的开发过程可以概括为如何有效解决存储和计算单元改进这两个问题，而成本问题则是掌控最终过程的舵手。典型AI计算芯片的使用现状在深度学习培训环节中。除了使用CPU或GPU进行计算之外，现场可编程门阵列（FPGA）和专用集成电路（ASIC）也发挥着作用。它起着重要作用；终端推断所用的计算芯片主要是ASIC。在深度学习训练场景中，CPU的表现不佳。最初的深度学习场景是使用CPU作为架构构建的，而GoogleBrain是基于CPU的。但是，由于CPU本身是通用计算器，因此芯片的大量核心区域必须服务于通用方案的组件，从而导致可用于浮点计算的计算单元数量很少，不能满足深度学习的需求，尤其是在训练过程中大量的浮点计算。另外，并行计算效率太低，它将很快被具有大量计算单元和强大并行计算功能的GPU所取代。 GPU已成为深度学习培训的主要选择。 GPU的关键性能是并行计算。深度学习计算的主要原因是高带宽缓存有效地提高了大规模数据通信的效率。 GPU的缓存结构是共享缓存。与CPU相比，GPU线程（Thread）之间的数据通信不需要访问全局内存，但是可以在共享内存中直接访问。第二个是使用多个计算核心来增强并行计算功能。 GPU具有数千个计算核心，可实现的应用程序吞吐量是CPU的10至100倍。同时，基于NVIDIA推出的通用并行计算架构CUDA，GPU可以解决复杂的计算问题。 CUDA指令集架构（ISA）和GPU内部的并行计算引擎可以加速当前的深度学习计算。但是，由于深度学习算法并不完全稳定，因此如果深度学习算法发生很大变化，GPU将无法灵活运行。适应问题。 FPGA在深度学习加速方面具有可重新配置和可定制的特性。由于FPGA没有预定义的指令集概念，并且没有确定的数据位宽，因此可以实现高度定制的应用场景。但是，FPGA的灵活性（通用性）也意味着效率的损失。由于FPGA应用程序通常需要支持大数据吞吐量，因此需要高存储带宽和I / O互连带宽。同时，由于逻辑利用率低，导致较大的无效功耗。 FPGA市场化的主要障碍是成本高昂，从数万美元到数万美元不等，而且应用程序必须具有电路设计知识和经验。由于FPGA省略了流片的过程，因此它成为深度学习开发早期阶段计算芯片的主要解决方案之一。它已在GPU和ASIC之间进行了权衡，并考虑了处理速度和控制能力。 ASIC（专用集成电路，专用集成电路）是一种不可配置的高度定制的专用计算芯片。 ASIC与GPU和FPGA的灵活性不同。一旦定制的ASIC制造完成，就无法更改。因此，初始成本高且开发周期长，这使得进入壁垒高。但是，ASIC作为专用计算芯片的性能要比FPGA高。 ASIC计算架构